2011考研組成原理重點(diǎn)總結(jié)（二）_跨考網(wǎng)

7．簡述 Cache 存儲器的原理、特點(diǎn)，并給出命中率的計(jì)算方法：

(1)功能和特點(diǎn)

cache 是一種高速緩沖存儲器，是為了解決 CPU 和主存之間速度不匹配而采用的一項(xiàng)重要 技術(shù)。cache 是介于 CPU 和主存之間的小容量存儲器，但存取速度比主存快。目前主存容量配 置幾十 MB 的情況下，cache 的典型值是幾百 KB。cache 能高速地向 CPU 提供指令和數(shù)據(jù)，從 而加快了程序的執(zhí)行速度。從功能上看，它是主存的緩沖存儲器，由高速的 SRAM 組成。為追 求高速，包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)，因而對程序員是透明的。當(dāng)前隨著半導(dǎo)體器件集 成度的進(jìn)一步提高，cache 已放入到 CPU 中，其工作速度接近于 CPU 的速度，從而能組成兩 級以上的 cache 系統(tǒng)。

(2)原理

cache 除包含 SRAM 外，還要有控制邏輯。若 cache 在 CPU 芯片外，它的控制邏輯一般 與主存控制邏輯合成在一起，稱為主存／cache 控制器；若 cache 在 CPU 內(nèi)，則由 CPU 提供 它的控制邏輯。

CPU 與 cache 之間的數(shù)據(jù)交換是以字為單位，而 cache 與主存之間的數(shù)據(jù)交換是以塊為單 位。一個(gè)塊由若干字組成，是定長的。當(dāng) CPU 讀取主存中一個(gè)字時(shí)，便發(fā)出此字的內(nèi)存地址到 cache 和主存。此時(shí) cache 控制邏輯依據(jù)地址判斷此字當(dāng)前是否在 cache 中：若是，此字立即 傳送給 CPU；若非，則用主存讀周期把此字從主存讀出送到 CPU，與此同時(shí)，把含有這個(gè)字的 整個(gè)數(shù)據(jù)塊從主存讀出送到 cache 中。

(3)命中率

從 CPU 來看，增加一個(gè) cache 的目的，就是在性能上使主存的平均讀出時(shí)間盡可能接近 cache 的讀出時(shí)間。為了達(dá)到這個(gè)目的，在所有的存儲器訪問中由 cache 滿足 CPU 需要的部分 應(yīng)占很高的比例，即 cache 的命中率應(yīng)接近于 l。

在一個(gè)程序執(zhí)行期間，設(shè) N 表示 cache 完成存取的總次數(shù)，Nm 表示主存完成存取的總次數(shù) ， h 定義為命中率，則有 h=Nc／(Nc 十 Nc)。若 t c 表示命中時(shí)的 cache 訪問時(shí)間，tm 表示未命中 時(shí)的主存訪問時(shí)間，1一 h 表示未命中率，則 cache／主存系統(tǒng)的平均訪問時(shí)間 t m 為：
t a=h?t c+(1—h)t m

我們追求的目標(biāo)是，以較小的硬件代價(jià)使cache／主存系統(tǒng)的平均訪問時(shí)間 ta 越接近 tc 越好 。 設(shè) r=t m/t c 表示主存慢于 cache 的倍率，e 表示訪問效率，則有

e=t c／ta =t c／[ht c+(1一 h)t m_]=1／[h+(1一 h)r]一 l／[r+(1一 r)h]

由表達(dá)式看出，為提高訪問效率，命中率 h 越接近1越好，r 值以5～10為宜，不宜太大。命中率 h 與程序的行為、cache 的容量、組織方式、塊的大小有關(guān)。

8．典型的數(shù)據(jù)尋址方式有哪些?

形成指令地址的方式，稱為指令尋址方式，有順序?qū)ぶ泛吞S尋址兩種，由指令計(jì)數(shù)器來跟 蹤。形成操作數(shù)地址的方式，稱為數(shù)據(jù)尋址方式。操作數(shù)可放在專用寄存器、通用寄存器、內(nèi)存 和指令中。按操作數(shù)的物理位置不同，有 RR 型和 RS 型。前者比后者執(zhí)行的速度快。

隱含尋址：這種類型的指令，不是明顯地給出操作數(shù)的地址，而是在指令中隱含著操作數(shù)的 地址。

立即尋址：指令的地址字段指出的不是操作數(shù)的地址，而是操作數(shù)本身，這種尋址方式稱為 立即尋址。

直接尋址：直接尋址是一種基本的尋址方法，其特點(diǎn)是：在指令格式的地址字段中直接指出 操作數(shù)在內(nèi)存的地址 D。由于操作數(shù)的地址直接給出而不需要經(jīng)過某種變換。有效地址 E=D。

間接尋址：間接尋址是相對于直接尋址而言的，在間接尋址的情況下，指令地址字段中的形 式地址 D 不是操作數(shù)的真正地址，而是操作數(shù)地址的指示器，或者說 D 單元的內(nèi)容才是操作數(shù) 的有效地址。有效地址 E=(D)。

寄存器尋址方式：當(dāng)操作數(shù)不放在內(nèi)存中，而是放在 CPU 的通用寄存器中時(shí)，可采用寄存 器尋址方式。顯然，此時(shí)指令中給出的操作數(shù)地址不是內(nèi)存的地址單元號，而是通用寄存器的編 號。指令結(jié)構(gòu)中的 RR 型指令，就是采用寄存器尋址方式的例子。有效地址 E=Ri。

寄存器間接尋址方式：寄存器間接尋址方式與寄存器尋址方式的區(qū)別在于，指令格式中的寄 存器內(nèi)容不是操作數(shù)，而是操作數(shù)的地址，該地址指明的操作數(shù)在內(nèi)存中。有效地址 E=(Ri)。

相對尋址：是把程序計(jì)數(shù)器 PC 的內(nèi)容加上指令格式中的形式地址 D 而形成操作數(shù)的有效地 址。程序計(jì)數(shù)器的內(nèi)容就是當(dāng)前指令的地址。因此，所謂“相對”尋址，就是相對于當(dāng)前指令地址 而言，有效地址 E 一(PC)+D。

基值尋址：在基值尋址方式中將 CPU 中基值寄存器的內(nèi)容，加上指令格式中的形式地址而 形成操作數(shù)的有效地址，有效地址 E 一(基值 R)+D。

變址尋址方式與基值尋址方式計(jì)算有效地址的方法很相似，它把 CPU 中某個(gè)變值寄存器的 內(nèi)容與偏移量 D 相加來形成操作數(shù)有效地址，有效地址 E===(變址 R)+D。

塊尋址方式：經(jīng)常用在輸入輸出指令中，以實(shí)現(xiàn)外存儲器或外圍設(shè)備同內(nèi)存之間的數(shù)據(jù)塊傳 送。塊尋址方式在內(nèi)存中還可用于數(shù)據(jù)塊搬家。

段尋址方式：微型機(jī)中采用段尋址方式。

9．指令有哪些分類?典型的指令系統(tǒng)有哪些?

一臺計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺計(jì)算機(jī)的指令系統(tǒng)。指令系統(tǒng)是表征一臺計(jì)算機(jī)性能的重要因素，它的格式與功能不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到系統(tǒng)軟件。

不同機(jī)器的指令系統(tǒng)是各不相同的，從指令的操作碼功能來考慮，一個(gè)較完善的指令系統(tǒng)， 應(yīng)當(dāng)包括數(shù)據(jù)傳送類指令、算術(shù)運(yùn)算類指令、邏輯運(yùn)算類指令、程序控制類指令、輸入輸出類指 令、字符串類指令、系統(tǒng)控制類指令。
典型的指令系統(tǒng)有 CISC 和 RISC 兩類。 (1)復(fù)雜指令集計(jì)算機(jī)(CISC) 長期來，計(jì)算機(jī)性能的提高往往是通過增加硬件的復(fù)雜性來獲得。隨著集成電路技術(shù)，特別
是 vLSI(超大規(guī)模集成電路)技術(shù)的迅速發(fā)展，為了軟件編程方便和提高程序的運(yùn)行速度，硬件工
程師采用的辦法是不斷增加可實(shí)現(xiàn)復(fù)雜功能的指令和多種靈活的編址方式．甚至某些指令可支持 高級語言語句歸類后的復(fù)雜操作，至使硬件越來越復(fù)雜，造價(jià)也相應(yīng)提高。為實(shí)現(xiàn)復(fù)雜操作，微 處理器除向程序員提供類似各種寄存器和機(jī)器指令功能外，還通過存于只讀存儲器(ROM)中的微 程序來實(shí)現(xiàn)其極強(qiáng)的功能，微處理在分析每一條指令之后執(zhí)行一系列初級指令運(yùn)算來完成所需的 功能，這種設(shè)計(jì)的形式被稱為復(fù)雜指令集計(jì)算機(jī)(Complex Instruction Set Computer—CISC)結(jié) 構(gòu)。一般 CISC 計(jì)算機(jī)所含的指令數(shù)目至少300條以上，有的甚至超過500條。

(2)精簡指令集計(jì)算機(jī)(RISC)

采用復(fù)雜指令系統(tǒng)的計(jì)算機(jī)有著較強(qiáng)的處理高級語言的能力．這對提高計(jì)算機(jī)的性能是有 益的．但當(dāng)計(jì)算機(jī)的設(shè)計(jì)沿著這條道路發(fā)展時(shí)．有些人開始懷疑這種傳統(tǒng)的做法：IBM 公司設(shè)在 紐約 Yorktown 的 Jhomas I．Wason 研究中心于1975年組織力量研究指令系統(tǒng)的合理性問題。 因?yàn)楫?dāng)時(shí)日趨龐雜的指令系統(tǒng)不但不易實(shí)現(xiàn)．而且還可能降低系統(tǒng)性能。

1979年以帕特遜教授為首的一批科學(xué)家也開始在美國加州大學(xué)伯克萊分校開展這一研究。 結(jié)果表明，CISC 存在許多缺點(diǎn)。首先，在這種計(jì)算機(jī)中，各種指令的使用率相差懸殊：一個(gè)典 型程序的運(yùn)算過程所使用的80％指令只占一個(gè)處理器指令系統(tǒng)的20％，事實(shí)上最頻繁使用的指 令是取、存和加這些最簡單的指令，所以長期致力于復(fù)雜指令系統(tǒng)的設(shè)計(jì)實(shí)際上是在設(shè)計(jì)一種難 得在實(shí)踐中用得上的指令系統(tǒng)的處理器；同時(shí)復(fù)雜的指令系統(tǒng)必然帶來結(jié)構(gòu)的復(fù)雜性，這不但增 加了設(shè)計(jì)的時(shí)間與成本還容易造成設(shè)計(jì)失誤；此外，盡管 VLSI 技術(shù)現(xiàn)在已達(dá)到很高的水平，但 也很難把 CISC 的全部硬件做在一個(gè)芯片上，這也妨礙單片計(jì)算機(jī)的發(fā)展；在 CISC 中，許多復(fù) 雜指令需要極復(fù)雜的操作，這類指令多數(shù)是某種高級語言的直接翻版，因而通用性差；由于采用 二級的微碼執(zhí)行方式，它也降低那些被頻繁調(diào)用的簡單指令系統(tǒng)的運(yùn)行速度。因而，針對 CISC 的這些弊病，帕特遜等人提出了精簡指令的設(shè)想即指令系統(tǒng)應(yīng)當(dāng)只包含那些使用頻率很高的少量 指令，并提供一些必要的指令以支持操作系統(tǒng)和高級語言。按照這個(gè)原則發(fā)展而成的計(jì)算機(jī)被稱 為精簡指令集計(jì)算機(jī)(Reduced Instruction Set Computer—RISC)結(jié)構(gòu)，簡稱 RISC。

10．CISC 與 RISC 的區(qū)別是什么?

Intel 公司 X86為核心的 PC 系列正是基于 CISC 體系結(jié)構(gòu)，而 Apple 公司的Macintosh 則是基于 RIS(：體系結(jié)構(gòu)，CISC 與 RISC 到底有何區(qū)別?
?
從硬件角度來看 CISC 處理的是不等長指令集，它必須對不等長指令進(jìn)行分割，因此在執(zhí)行
單一指令的時(shí)候需要進(jìn)行較多的處理工作；而 RISC 執(zhí)行的是等長精簡指令集，CPU 在執(zhí)行指 令的時(shí)候速度較快且性能穩(wěn)定，因此在并行處理方面 RISC 明顯優(yōu)于 CISC，RISC 可同時(shí)執(zhí)行 多條指令，它可將一條指令分割成若干個(gè)進(jìn)程或線程，交由多個(gè)處理器同時(shí)執(zhí)行。另外，由于RISC 執(zhí)行的是精簡指令集，所以它的制造工藝簡單且成本低廉。

從軟件角度來看，CISC 運(yùn)行的則是我們所熟識的 DOS、windows 操作系統(tǒng)，而且它擁有大 量的應(yīng)用程序，因?yàn)槿澜缬?5％以上的軟件廠商都理為基于 CISC 體系結(jié)構(gòu)的 PC 及其兼容機(jī) 服務(wù)的，像 Microsoft 就是其中的一家；而 RISC 在此方面卻顯得有些勢單力薄，雖然在 RISVC 也可運(yùn)行 DOS、windows，但是需要一個(gè)翻譯過程，所以運(yùn)行速度要慢許多。

目前 CISC 與 RISC 正在逐步走向融合，Pentium Pro、Nx586、K5就是一個(gè)最明顯的例子， 它們的內(nèi)核都是基于 RISC 體系結(jié)構(gòu)的，接受 CISC 指令后將其分解分類成 RISC 指令以便在遇 一時(shí)間內(nèi)能夠執(zhí)行多條指令。由此可見，下一代的 CPU 將融合 CISC 與 RISC 兩種技術(shù)，從軟 件與硬件方面看二者會取長補(bǔ)短。

11．CPU 的功能有哪些?

CPU 對整個(gè)計(jì)算機(jī)系統(tǒng)的運(yùn)行是極其重要的，它具有如下四方面的基本功能。

(1)指令控制 程序的順序控制，稱為指令控制。由于程序是一個(gè)指令序列，這些指令的相互順序不能任意

顛倒，必須嚴(yán)格按程序規(guī)定的順序進(jìn)行，因此，保證機(jī)器按順序執(zhí)行程序是 CPU 的首要任務(wù)。

(2)操作控制

一條指令的功能往往是由若干個(gè)操作信號的組合來實(shí)現(xiàn)的，因此，CPU 管理并產(chǎn)生由內(nèi)存取 出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn) 行動(dòng)作。

(3)時(shí)間控制 對各種操作實(shí)施時(shí)間上的定時(shí)，稱為時(shí)間控制。因?yàn)樵谟?jì)算機(jī)中，各種指令的操作信號均受到時(shí)間的嚴(yán)格定時(shí)。另一方面，一條指令的整個(gè)執(zhí)行過程也受到時(shí)間的嚴(yán)格定時(shí)。只有這樣，計(jì) 算機(jī)才能有條不紊地自動(dòng)工作。

(4)數(shù)據(jù)加工 所謂數(shù)據(jù)加工，就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。完成數(shù)據(jù)的加工處理，這是 CPU的根本任務(wù)。因?yàn)?，原始信息只有?jīng)過加工處理后才能對人們有用。#p#副標(biāo)題#e#

12．CPU 中有哪些主要的寄存器?功能是什么?

各種計(jì)算機(jī)的 CPU 可能有這樣或那樣的不同，但是在 CPU 中至少要有六類寄存器，這些寄 存器是：指令寄存器(IR)；程序計(jì)數(shù)器(PC)；地址寄存器(AR)；緩沖寄存器(DR)；累加寄存器(AC)；狀態(tài)條件寄存器(PSW)。

(1)數(shù)據(jù)緩沖寄沖器(DR)

用來暫時(shí)存放由內(nèi)存儲器讀出的一條指令或一個(gè)數(shù)據(jù)字；當(dāng)向內(nèi)存存人一條指令或一個(gè)數(shù)據(jù) 字時(shí)，也暫時(shí)將它們存放在數(shù)據(jù)緩沖寄存器中。緩沖寄存器的作用是：作為 CPU 和內(nèi)存、外部 設(shè)備之間信息傳送的中轉(zhuǎn)站；補(bǔ)償 CPU 和內(nèi)存、外圍設(shè)備之間在操作速度上的差別；在單累加 器結(jié)構(gòu)的運(yùn)算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。

(2)指令寄存器(IR) 指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令。 (3)程序計(jì)數(shù)器(PC)
為了保證程序能夠連續(xù)地執(zhí)行下去，CPU 必須具有某些手段來確定下一條指令的地址。而程 序計(jì)數(shù)器正是起到這種作用，所以通常又稱為指令計(jì)數(shù)器。程序計(jì)數(shù)器的結(jié)構(gòu)應(yīng)當(dāng)是具有寄存信 息和計(jì)數(shù)兩種功能的結(jié)構(gòu)。

(4)地址寄存器(AR)

地址寄存器用來保存當(dāng)前 CPU 所訪問的內(nèi)存單元的地址。由于在內(nèi)存和 CPU 之間存在著操 作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀／寫操作完成為止。

(5)累加寄存器(AC)

累加寄存器 AC 通常簡稱為累加器，它是一個(gè)通用寄存器。其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯 單元(ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時(shí)，為 ALU 提供一個(gè)工作區(qū)。運(yùn)算器中至少要有一個(gè)累加寄存 器。

(6)狀態(tài)條件寄存器(PSW)

狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容。

13.什么是指令周期？

指令周期是取出并執(zhí)行一條指令的時(shí)間。指令周期常常用若干個(gè) CPU 周期數(shù)來表示，CPU 周期也稱為機(jī)器周期。由于 CPU 內(nèi)部的操作速度較快，而 CPU 訪問一次內(nèi)存所花的時(shí)間較長， 因此通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定 CPU 周期。

一條指令的取出階段(通常稱為取指)需要一個(gè) CPU 周期時(shí)間，而一個(gè) CPU 周期時(shí)間又包含 有若干個(gè)時(shí)鐘周期(通常稱為節(jié)拍脈沖或 T 周期，它是處理操作的最基本單位)，這些時(shí)鐘周期的 總和則規(guī)定了一個(gè) CPU 周期的時(shí)間寬度。

14．簡述計(jì)算機(jī)一條指令的操作過程
?
包括取指階段和執(zhí)行指令階段。取出和執(zhí)行任何一條指令所需的最短時(shí)間為兩個(gè) CPU 周期。就是說，任何一條指令，它的指令周期至少需要兩個(gè) CPU 周期，而復(fù)雜一些的指令周期，則需 要更多的 CPU 周期。取指令階段，CPU 完成三件事：從內(nèi)存取出指令；對程序計(jì)數(shù)器 PC 加1， 以便為取下一條指令做好準(zhǔn)備；對指令操作碼進(jìn)行譯碼或測試，以便確定進(jìn)行什么操作。具體步 驟是：

(1)程序計(jì)數(shù)器 PC 的內(nèi)容被裝入地址寄存器 AR (2)程序計(jì)數(shù)器內(nèi)容加1，為取下一條指令做好準(zhǔn)備 (3)地址寄存器的內(nèi)容被放到地址總線上 (4)所選存儲器單元的內(nèi)容經(jīng)過數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器 DR (5)緩沖寄存器的內(nèi)容傳送到指令寄存器 IR (6)指令寄存器中的操作碼被譯碼或測試 執(zhí)行指令階段：執(zhí)行指令階段因指令功能不同有所不同。

15．時(shí)序產(chǎn)生器的組成是什么?有哪些控制方式?

時(shí)序產(chǎn)生器由時(shí)鐘源、環(huán)形脈沖發(fā)生器、節(jié)拍脈沖和讀寫時(shí)序譯碼邏輯、啟?？刂七壿嫷炔?分組成?？刂撇煌僮餍蛄袝r(shí)序信號的方法稱為控制器的控制方式。常用的有同步控制、異步控 制、聯(lián)合控制三種方式。

(1)同步控制方式 任何情況下，已定的指令執(zhí)行時(shí)所需的機(jī)器周期數(shù)和時(shí)鐘周期數(shù)都是固定不變的，稱為同步
控制方式。

(2)異步控制方式 每條指令、每個(gè)操作控制信號需要多少時(shí)間就占用多少時(shí)間。這意味著每條指令的指令周期可由多少不等的機(jī)器周期數(shù)組成；也可以是當(dāng)控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完 成操作后發(fā)回“回答”信號，再開始新的操作。

(3)聯(lián)合控制方式 此為同步控制和異步控制相結(jié)合的方式。一種情況是，大部分操作序列安排在固定的機(jī)器周期中，對某些時(shí)間難以確定的操作則以執(zhí)行部件的“回答”信號作為本次操作的結(jié)束。

16．硬布線控制的方法和原理是什么?

硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的一種方法。硬布線控制器是將控制部件做成產(chǎn)生專門固 定時(shí)序控制信號的邏輯電路，產(chǎn)生各種控制信號，因而又稱為組合邏輯控制器。這種邏輯電路以
使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)，因?yàn)樵撨壿嬰娐酚砷T電路和觸發(fā)器構(gòu)成的復(fù)雜樹型網(wǎng)絡(luò)，所以稱為硬布線控制器。如圖所示。

一旦控制部件構(gòu)成后，這種控制部件不能改變，除非重新設(shè)計(jì)和物理上對它重新布線，否 則要想增加新的控制功能是不可能的。硬布線控制器是計(jì)算機(jī)中最復(fù)雜的邏輯部件之一。當(dāng)執(zhí)行 不同的機(jī)器指令時(shí)，通過激活一系列彼此很不相同的控制信號來實(shí)現(xiàn)對指令的解釋，其結(jié)果使得 控制器很復(fù)雜。結(jié)構(gòu)上的這種缺陷使得硬布線控制器的設(shè)計(jì)和高度非常復(fù)雜且代價(jià)很大。正因?yàn)?如此，硬布線控制器被微程序控制器所取代。

但是，在同樣的半導(dǎo)體工藝條件下，硬布線控制器速度要比微程序控制的快，隨著新一代機(jī) 器及 VLSI 技術(shù)的發(fā)展與不斷進(jìn)步，硬布線邏輯設(shè)計(jì)思想又得到了重視，現(xiàn)代新型計(jì)算機(jī)體系結(jié) 構(gòu)如 RISC 中多采用硬布線控制邏輯。

硬布線控制器主要由組合邏輯網(wǎng)絡(luò)、指令寄存器和指令譯碼器、節(jié)拍電位／節(jié)拍脈沖發(fā)主器 等部分組成，硬布線控制器的結(jié)構(gòu)方框圖如圖2．3所示。其中組合邏輯網(wǎng)絡(luò)產(chǎn)生計(jì)算饑所需的 全部操作命令，是控制器的核心。

組合邏輯網(wǎng)絡(luò)的輸入信號來源有3個(gè)：

1)來自指令操作碼譯碼器的輸出 I1～I(xiàn)m，譯碼器每根輸出線表示一條指令，譯碼器的輸出 反映出當(dāng)前正在執(zhí)行的指令；

2)來自執(zhí)行部件的反饋信息 B1～Bj；

3)來自時(shí)序產(chǎn)生器的時(shí)序信號，包括節(jié)拍電位信號 M1～Mi 和節(jié)拍脈沖信號 T1～Tk。其中 節(jié)拍電位信號就是機(jī)器周期(CPU 周期)信號，節(jié)拍脈沖信號是時(shí)鐘周期信號。組合邏輯網(wǎng)絡(luò) N的輸出信號就是微操作控制信號 C1～Cn，用來對執(zhí)行部件進(jìn)行控制。另有一些信號則根據(jù)條件變量來改變時(shí)序發(fā)生器的計(jì)數(shù)順序，以便跳過某些狀態(tài)，從而可以縮短指令周期。

硬布線控制器的基本原理，歸納起來可敘述為：某一微操作控制信號 C 是指令操作碼譯碼器 輸出 Im、時(shí)序信號(節(jié)拍電位 Mi，節(jié)拍脈沖 Tk)和狀態(tài)條件信號 Bj 的邏輯函數(shù)，其數(shù)學(xué)描述為： C=f(Im，Mi，Tk，Bj)控制信號 C 是用門電路、觸發(fā)器等許多器件采用布爾代數(shù)方法來設(shè)計(jì)實(shí)現(xiàn) 的。當(dāng)機(jī)器加電工作時(shí)，某一操作控制信號 C 在某條特定指令和狀態(tài)條件下，在某一操作的特 定節(jié)拍電位和節(jié)拍脈沖時(shí)間間隔中起作用，從而激活這條控制信號線，對執(zhí)行部件實(shí)施控制。顯然，從指令流程圖出發(fā)，就可以一個(gè)不漏地確定在指令周期中 各個(gè)時(shí)刻必須激活的所有操作控制信號。例如，對引起一次主存讀操作的控制信號 C3來說，當(dāng) 節(jié)拍電位 MI=I，取指令時(shí)被激活；而節(jié)拍電位 M4=1，3條指令(LDA，ADD，AND)取操作數(shù)時(shí) 也被激活，此時(shí)指令譯碼器的 LDA，ADD，AND 輸出均為1，因此 C3的邏輯表達(dá)式可由下式確定：
C3=M1+M4(LDA+ADD+AND)

一般來說，還要考慮節(jié)拍脈沖和狀態(tài)條件的約束，所以每一控制信號 C 可以由以下形式的布 爾代數(shù)表達(dá)式來確定：與微程序控制相比，硬布線控制的速度較快。其原因是微程序控制中每條 微指令都要從控存中讀取一次，影響了速度，而硬布線控制主要取決于電路延遲。因此，近年來 在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，又選用了硬布線控制器或與微程序控制器混合使用。

17．什么是微指令和微程序?微程序控制器的原理和特點(diǎn)是什么? (1)微指令的結(jié)構(gòu)
控制器通過一條條控制線向執(zhí)行部件發(fā)出各種控制命令，我們把這些控制命令叫做微命令。 而執(zhí)行部件接受微命令所執(zhí)行的操作叫做微操作。在系統(tǒng)的一個(gè)基本狀態(tài)周期(又稱機(jī)器周 期)中，一組實(shí)現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。一條微指令的有效持續(xù)時(shí)間 是系統(tǒng)的一個(gè)基本周期，它表示從 ROM 中讀出微指令與執(zhí)行這條微指令的時(shí)間總和。當(dāng)從 ROM 中讀出下一條微指令后，當(dāng)前的這條微指令即失效。一條微指令中包含若干個(gè)微命令，它們分頭 并行地控制執(zhí)行部件進(jìn)行相應(yīng)的微操作。

微指令除給出微命令信息外，還應(yīng)給出測試判別信息。一旦出現(xiàn)此信息，執(zhí)行這條微指令時(shí) 要對系統(tǒng)的有關(guān)標(biāo)志進(jìn)行測試，從而實(shí)現(xiàn)控制算法流程圖中出現(xiàn)的條件分支。微指令中還包含一 個(gè)下一地址字段，該字段將指明 ROM 中下一條微指令的地址。具體如圖所示。

?

上圖示出了微指令的典型結(jié)構(gòu)。長條框內(nèi)的符號×表示一個(gè)二進(jìn)制位（bit)。其中微命令字段 給出執(zhí)行部件的控制信號：×編碼為1，表示有微命令，×編碼為0表示無微命令。測試判別字段 和下一地址字段一起實(shí)現(xiàn)順序控制：當(dāng)測試判別字段無效時(shí)(×編碼為0)，下址字段信息即是下條 微指令的地址；當(dāng)判別測試字段有效時(shí)(其中一個(gè) X 編碼為1)，根據(jù)執(zhí)行部件反饋線上的標(biāo)志信
息對下址字段信息進(jìn)行修改，修改好的地址即為下條微指令的地址。

(2)微程序 微程序是由若干條微指令組成的序列。在計(jì)算機(jī)中，一條機(jī)器指令的功能可由若干條指令組成的微程序來解釋和執(zhí)行。

在一般數(shù)字系統(tǒng)中，微程序相當(dāng)于前述的 ASM 流程圖，也就是將控制器的控制算法變成了 微程序流程圖，并用 EPROM 來實(shí)現(xiàn)。微程序概念的引入，使大型復(fù)雜數(shù)字系統(tǒng)控制器的設(shè)計(jì) 發(fā)生了革命性的變化。因?yàn)槲⒊绦蚣夹g(shù)可代替硬件布線的控制技術(shù)，即由門電路和觸發(fā)器等組成
的硬件網(wǎng)絡(luò)可被存有控制代碼的 EPROM 存儲器所取代。

(3)機(jī)器指令與微指令的關(guān)系
??? 一條機(jī)器指令對應(yīng)一個(gè)微程序，這個(gè)微程序是由若干條微指令序列組成的。因此，一條機(jī)器指令的功能是由若干條微指令組成的序列來實(shí)現(xiàn)的。簡言之，一條機(jī)器指令所完成的操作劃分成 若干條微指令來完成，由微指令進(jìn)行解釋和執(zhí)行。
從指令與微指令，程序與微程序，地址與微地址的一一對應(yīng)關(guān)系來看，前者與內(nèi)存儲器有關(guān)， 后者與控制存儲器有關(guān)。

(4)微程序控制的基本思想
??? 微程序控制技術(shù)可代替直接由硬件連線的控制技術(shù)。由于微程序控制方法規(guī)整性好，靈活方便，通用性強(qiáng)，因此在大型復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)中廣泛應(yīng)用，成為控制器的主流設(shè)計(jì)方法。
微程序控制的基本思想，就是仿照通常的解題程序的方法，把所有的控制命令信號匯集在一 起編碼成所謂的微指令，再由微指令組成微程序，存放在一個(gè) EPROM 里。系統(tǒng)運(yùn)行時(shí)，一條 又一條地讀出這些微指令，產(chǎn)生執(zhí)行部件所需要的各種控制信號，從而驅(qū)動(dòng)執(zhí)行部件進(jìn)行所規(guī)定
的操作。

(5)微程序控制器的組成?

微程序控制器的結(jié)構(gòu)與微指令的格式密切相關(guān)下圖是微程序控制器的結(jié)構(gòu)框圖。它由控制存儲器、微地址寄存器、微命令寄存器和地 址轉(zhuǎn)移邏輯幾部分組成。微地址寄存器和微命令寄存器兩者的總長度即為一條微指令的長度，二
者合在一起稱為微指令寄存器。

ROM 中存放微程序，也就是全部的微指令。ROM 的容量取決于微指令的總數(shù)。假如控制 器需要128條微指令，則微地址寄存器長度為7位。ROM 的字長取決于微指令長度。如果微指令 為32位，則 ROM 的字長就是32位。實(shí)際應(yīng)用中 ROM 可采用 EPROM 或 E2PROM、EAROM，
用戶寫入和修改微程序比較方便。

②微命令寄存器 微命令寄存器暫存由控制存儲器中讀出的當(dāng)前微指令中控制字段與測試判別字段信息，可由8D 寄存器組成。

③微地址寄存器 微地址寄存器暫存由控制存儲器讀出的當(dāng)前微指令的下址字段信息。它可由帶 RD、SD、強(qiáng)置端的 D 觸發(fā)器組成。其中時(shí)鐘端和 D 端配合用做 ROM 的讀出打入，用 SD 進(jìn)行下址修改。

④地址轉(zhuǎn)移邏輯

微指令由 ROM 讀出后直接給出下一條微指令的地址，這個(gè)地址就放在微地址寄存器中。址 讀出下條微指令。地址轉(zhuǎn)移邏輯是一個(gè)組合邏輯電路，其輸入是當(dāng)前微指令的判別測試字段 Pi、
執(zhí)行部件反饋的“狀態(tài)條件”及時(shí)間因素丁 T4。

⑤控制時(shí)序信號

上圖中標(biāo)明了一個(gè)基本機(jī)器周期中的控制時(shí)序信號。例如用上一周期的 T4時(shí)間按微地址寄存器內(nèi)容從 ROM 中讀一條微指令，經(jīng)過一段時(shí)間后被讀出，用當(dāng)前周期的 T1時(shí)間打 入到微指令寄存器。T2、T3時(shí)間用來控制執(zhí)行部件進(jìn)行操作。T4時(shí)間修改微地址寄存器內(nèi)容并
讀出下一條微指令。