組成原理研究生入學經典試卷五_跨考網

?????? １.Cache是一種A.___存儲器，是為了解決CPU和主存間速度不匹配而采用的一項重要的硬件技術?，F發(fā)展為B.___體系；C.___分設體系。

　?。?串聯(lián)堆棧與存儲器堆棧的區(qū)別是，前者一般不需要A.___，操作時堆棧的頂部保持不動，數據則B.___，而后者采用C.___的方法。

　　３.CPU從A.___取出一條指令并執(zhí)行這條指令的時間和稱為指令周期，由于各種指令的操作功能不同，各種指令的指令周期是B.___，但在流水CPU中要求做到C.___。

　?。?當代流行的標準總線內部結構包含數據傳送總線，A.___總線，B.___總線，C.___線。

　?。?每一種外設都是在自己的A.___控制下進行工作，而A則通過B.___和C.___相連，并受C控制。

　　６.SCSI是A.___I/O接口，IEEE1394是B.___I/O接口，它們是兩個最具權威和發(fā)展前景的C.___技術。
　　
　　二、（11分）設有浮點數x=2-5×0.0110011,y=23×(-0.1110010),階碼用４位移碼表示，尾數（含符號位）用８位補碼表示。求[x×y]浮。要求用補碼完成尾數乘法運算，運算結果尾數仍保留８位（含符號位），并用尾數之后的４位值處理舍入操作。
　　
　　三、（10分）余3碼是8421有權碼基礎上加（0011）后所得的編碼（無權碼）。余3碼編碼的十進制加法規(guī)則如下：兩個十進制一位數的余3碼相加，如結果無進位，則從和數中減去3（加上1101）；如結果有進位，則和數中加上3（加0011），即得和數的余3碼。請設計余3碼編碼的十進制加法器單元電路。
　　
　　四、（10分）有一個16K×16位的存儲器，由1K×4位的DRAM芯片構成（芯片是64×64結構）。問：

　　(1)共需要多少RAM芯片？

　　(2)畫出存儲體的組成框圖。

　　(3)采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號周期是多少？